Procesor grafov

• Main Author: Nedanovski, Tilen
• Other Authors: Bulić, Patricio
• Format: Bachelor Thesis
• Language: Slovenian
• Published: 2017
• Subjects: računalniška arhitektura; računalniška organizacija; procesor; graf; computer architecture; computer organisation; processor; graph; sami
• Online Access: https://repozitorij.uni-lj.si/IzpisGradiva.php?id=95089; https://repozitorij.uni-lj.si/Dokument.php?id=103616&dn=

Grafe običajno uporabljamo za opisovanje podatkov z visoko stopnjo medsebojne povezanosti oz. odvisnosti ali v primerih, ko so informacije o povezavah med podatki, kar imenujemo tudi topologija podatkov, pomembnejše kot podatki sami. Pogosto so implementacije grafa in operacij nad grafom izključno programske. Programske implementacije so konvencionalnim procesorjem v veliko breme, saj tipično ne izkoriščajo pomnilniške lokalnosti. Pri delu z grafi se tako poraja potreba po učinkoviti strojni implementaciji podatkovne strukture. Delo obravnava računalniško arhitekturo, ki je rezultat izkoriščanja grafu inherentnega paralelizma in referenčne lokalnosti, ki jo povzroča njegova matrična reprezentacija. Začetna poglavja vsebujejo nekaj nauka o grafih in algebri za delo z grafi. Naslednje poglavje podaja teoretično zasnovo organizacije in arhitekture procesorja ter govori o premislekih in spoznanjih med njegovim snovanjem. Delo se zaključi z nekaj podrobnostmi o implementaciji procesorja v vezju FPGA in predlogom o integraciji vseh komponent sistema v smiselno celoto oz. konfiguracijo. Graphs are frequently used in cases where data to be described is densely interconnected or the information about said connections, also referred to as topology of the data, is more important than the data itself. Common solutions to graph processing and computation often rely on software, which in itself is a burden to the conventional widespread computer architecture. Henceforth, the need for an efficient hardware implementation of graph structures and their manipulation arises. This work is a treatise on hardware accelerated graph computation. It provides some knowledge about graphs and graph algebra, for use in what endeavours in the matter follow. It conveys some information on graph data structure and graph database. The latter is followed by the conception of the graph processor architecture and the reasoning behind it. Lastly, some details of a suitable implementation using an FPGA circuit are given and some common protocols are described to achieve a good overall integration as well as the integration of the processor itself.