Hajasirontatutkalähettimen pääteasteen biasointi ja lämpötilastabilointi : suunnittelu ja toteutus

• Main Author: Kultanen, Johannes
• Format: Other/Unknown Material
• Language: Finnish
• Published: 2019
• Subjects: Elektroniikka ja tietoliikenne; fi=Tieto- ja viestintätekniikka|sv=Informations- och kommunikationsteknik|en=Information and Communications Technology|; EISCAT; vahvistimen lämpötilastastabilointi; aktiivinen biasointi; biasointi; LDMOS; Insinööri (AMK)
• Online Access: http://www.theseus.fi/handle/10024/225729

EISCAT Scientific Association on suunnittelemassa uuden sukupolven 3D-sirontatutkajärjestelmän käyttöönottoa. Tämän opinnäytetyön tavoitteena on suunnitella järjestelmän tutkalähettimen mahdolliselle pääteasteelle biasointi- ja stabilointisilmukka, sekä toteuttaa prototyyppilevy silmukan kriittisten lohkojen toiminnan testaamiseksi. Työtä varten tutustuttiin sirontatutkajärjestelmän rakenteeseen ja toimintaan, sekä lähettimen vaatimuksiin. Työn aikana suoritettiin mittauksia vahvistintransistorien biasointipisteiden selvittämiseksi ja tutustuttiin LDMOS-transistorin rakenteeseen ja ominaisuuksiin. Lisäksi työn suorittamiseksi etsittiin tietoa ikääntymisen ja lämpötilan vaikutuksista LDMOS-transistorien toimintaan ja ominaisuuksiin. Kerättyjä tietoja käytettiin stabilointisilmukan vaatimuksien määrittelyssä. Työssä käsitellään erilaisia biasointi- ja lämpötilastabilointimenetelmiä vahvistintransistorille ja valitaan tarkoitukseen parhaiten soveltuva aktiivinen FPGA-ohjattu biasointimenetelmä. Valinnan perusteella suunniteltiin stabilointisilmukka, jonka pohjalta toteutettiin käsiohjattu prototyyppilevy silmukan kriittisten toimintojen testaamiseksi. Prototyyppilevyllä olevat kytkennät testattiin ja niille suoritettiin tarvittavat muutokset. Testattujen lohkojen perusteella on mahdollista aloittaa FPGA-ohjatun prototyyppilevyn suunnitteleminen varsinaista lähetinyksikköä varten. Työn tuloksena kerätty data biasointi- ja stabilointikytkennöistä voi toimia referenssinä myös tuleville vahvistinprojekteille. The EISCAT Scientific Association is planning a rollout for a next generation 3D incoherent scatter radar system. The purpose of this thesis is to design a biasing and stabilizing loop for the radar system’s possible transmission unit and to create a prototype board to test critical blocks of the designed loop. The design process began by studying the incoherent scatter radar system’s functioning and the technical requirements of the radar’s transmitter unit. Two LDMOS-transistor modules were tested to find the correct quiescent point and quiescent current for implementing an amplifier biasing circuit. To better understand the effects of aging and heat on an LDMOS-transistor, the transistor type’s structure and properties were studied from literature. The gained knowledge was used to specify the requirements for a stabilizing loop. Four types of biasing and stabilizing schemes are presented in this thesis and an FPGA-controlled loop is chosen based on the requirements of the project. A manually controlled prototype board was designed to test circuits that are critical for the functioning of an FPGA-controlled active biasing and thermal stabilizing loop. The implemented circuits were tested and modified to achieve functioning blocks that can later be implemented into the actual FPGA-controlled stabilizing loop prototype of the transmitter amplifier. The collected data and stabilizing schemes presented in this thesis can be referenced as a basis for future amplifier biasing designs.